LABORATORIUM PEMBELAJARAN ILMU KOMPUTER
FAKULTAS ILMU KOMPUTER
UNIVERSITAS BRAWIJAYA

PRAKTIKUM SISTEM DIGITAL

SEMESTER : GANJIL **TAHUN : 2026/2027**

BAB IV

JUDUL BAB	: FLIP-FLOP
NAMA	: MUHAMMAD GILMAR FAWWAZ AZZAHRA
NIM	: 265150300111021
TANGGAL PELAKSANAAN	: 14 OKTOBER 2026
ASISTEN	: - FATHIR RACHMAN WICAKSONO - ADZKIYAH HERVIANY
KOORDINATOR ASISTEN	: - Fristian Boas Nathaniel
DOSEN PENGAMPU	: - Barlian Henryranu Prasetio, S.T., M.T., Ph.D.

Pengesahan **Tanggal:**
Asisten

LABORATORIUM PEMBELAJARAN ILMU KOMPUTER
FAKULTAS ILMU KOMPUTER
UNIVERSITAS BRAWIJAYA

BAB : FLIP-FLOP
NAMA : MUHAMMAD GILMAR FAWWAZ AZZAHRA
NIM : 265150300111021
TANGGAL : 14/10/2026
ASISTEN : - FATHIR RACHMAN WICAKSONO
- ADZKIYAH HERVIANY


LAPORAN

A. PERCOBAAN


1. Percobaan 1 : D *Flip-Flop* (Rangkaian Gerbang Logika Dasar)

   Peserta praktikum wajib melampirkan dokumentasi berikut sebagai bukti pelaksanaan praktik.

   1. Foto rangkaian keseluruhan pada *protoboard* NI ELVIS II.
   2. Foto kondisi LED Q dan $\overline{Q}$ untuk setiap kombinasi *input* D.
   3. Tabel hasil pengamatan (tabel kebenaran hasil praktik).



Gambar 4.1 Dokumentasi Rangkaian D *Flip-Flop*



Gambar 4.2 Dokumentasi Kondisi LED

Tabel 4.1 Tabel Kebenaran D *Flip - Flop*

Present State	**Present Output**	**Next Output**
D	**Q**	**Qnext**
0	0	0
0	1	0
1	0	1
1	1	1

Penjelasan:


Rangkaian D *Flip-Flop* bekerja berdasarkan persamaan $Q_{next} = D$, di mana nilai output berikutnya (Q_{next}) selalu mengikuti nilai input **D** saat sinyal *clock* (CLK) aktif, tanpa memedulikan nilai output sebelumnya (**Q**). Jika $D = 0$ maka output menjadi *RESET* ($Q_{next} = 0$), dan jika $D = 1$ maka output menjadi *SET* ($Q_{next} = 1$).

Pada skematik logika, rangkaian disusun dari 1 gerbang **NOT** untuk membalikkan input **D**, 2 gerbang **NAND** sebagai pengontrol pemicu *clock*, serta 2 gerbang **NAND** yang terhubung silang (*cross-coupled SR Latch*) untuk menyimpan data bit. Pada pengujian hardware, logika ini diimplementasikan menggunakan IC **HD74LS00P** (NAND) dan IC **HD74LS04P** (NOT) yang dihubungkan ke sumber *clock* **FGEN**, serta **LEDQ1** dan **LEDQ'1** yang terhubung langsung ke pin IC.


2. Percobaan 2: JK Flip-Flop (IC 7476)


   Peserta praktikum wajib melampirkan dokumentasi berikut sebagai bukti pelaksanaan praktik.

   1. Foto rangkaian keseluruhan JK *Flip-Flop* pada protoboard NI ELVIS II.
   2. Foto kondisi LED Q dan $\overline{Q}$ untuk setiap kombinasi *input* J-K.
   3. Tabel hasil pengamatan JK *Flip-Flop*.



Gambar 4.3 Dokumentasi Rangkaian JK *Flip-Flop*





Gambar 4.4 Dokumentasi Kondisi LED (Hasil pengamatan dari setiap Kombinasi J dan K)

Tabel 4.2 Tabel Kebenaran JK *Flip - Flop*

Present State	Present	Next

		Output	Output
J	**K**	**Q**	**Qnext**
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Penjelasan:

Rangkaian JK *Flip-Flop* bekerja berdasarkan persamaan karakteristik $Q_{next} = J \cdot Q' + K' \cdot Q$, dengan empat kondisi kerja utama saat sinyal *clock* (CLK) aktif: kondisi *Hold* ($J = 0, K = 0$) untuk mempertahankan status output $Q_{next} = Q$, kondisi *Reset* ($J = 0, K = 1$) untuk menghasilkan output $Q_{next} = 0$, kondisi *Set* ($J = 1, K = 0$) untuk menghasilkan output $Q_{next} = 1$, serta kondisi *Toggle* ($J = 1, K = 1$) yang membalikkan nilai output sebelumnya ($Q_{next} = Q'$).

Pada pengujian hardware, rangkaian diimplementasikan menggunakan IC **HD74LS76AP** (Dual JK Flip-Flop) yang terhubung ke catu daya $+ 5V$ (VCC pada pin 5) dan *Ground* (GND pada pin 13). Sinyal pemicu *clock* diberikan dari sumber **FGEN** ke pin **1CK** (pin 1), sedangkan pin kontrol *Preset* (**1PR**) dan *Clear* (**1CLR**) dihubungkan ke logika HIGH ($+ 5V$) agar *flip-flop* beroperasi normal. Indikator keluaran menggunakan **LEDQ** pada output **1Q** (pin 15) dan **LEDQ'** pada output **1Q#** (pin 14) melalui resistor pembatas arus **R1** dan **R2** bernilai 330Ω .

LABORATORIUM PEMBELAJARAN ILMU KOMPUTER
FAKULTAS ILMU KOMPUTER
UNIVERSITAS BRAWIJAYA

BAB : FLIP-FLOP
NAMA : MUHAMMAD GILMAR FAWWAZ AZZAHRA
NIM : 265150300111021
TANGGAL : 14/10/2026
ASISTEN : - FATHIR RACHMAN WICAKSONO
- ADZKIYAH HERVIANY

TUGAS

B. TUGAS

1. Jelaskan perbedaan mendasar antara *Flip-Flop* SR dan *Flip-Flop* JK, serta uraikan letak perbedaan tersebut secara rinci.

2. Kerjakan seluruh simulasi rangkaian berikut menggunakan aplikasi *Logisim*. Seluruh rangkaian wajib dibuat **menggunakan gerbang logika dasar**, bukan komponen *flip-flop* bawaan *Logisim*. Setiap rangkaian wajib disertai tangkapan layar *screenshot* hasil simulasi dan pencantuman nama praktikan pada bagian bawah rangkaian.
    a. Buatlah rangkaian SR *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian.
    b. Buatlah rangkaian JK *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian. Pada rangkaian ini, kabel berwarna merah pada hasil simulasi diperbolehkan.
    c. Buatlah rangkaian T *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian. Pada rangkaian ini, kabel berwarna merah pada hasil simulasi diperbolehkan.
    d. Buatlah rangkaian D *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian.

B. Tugas

1. **Jelaskan perbedaan mendasar antara *Flip-Flop* SR dan *Flip-Flop* JK, serta uraikan letak perbedaan tersebut secara rinci.**

   Jawab :

   Perbedaan paling mendasar antara SR *Flip-Flop* (*Set-Reset*) dan JK *Flip-Flop* terletak pada **penanganan kondisi input terlarang (invalid/undefined state)** ketika kedua terminal input bernilai **HIGH (11)**.

   Pada SR *Flip-Flop*, input $S = 1$ dan $R = 1$ menghasilkan kondisi yang tidak terdefinisi/terlarang (*invalid/forbidden state*) yang menyebabkan keluaran Q dan Q' bernilai sama (keduanya logika 0 atau 1 bergantung tipe gerbang) sehingga merusak sifat dasar *flip-flop*. Sebaliknya, JK *Flip-Flop* mengatasi kelemahan ini dengan mengubah kondisi input $J = 1$ dan $K = 1$ menjadi kondisi **Toggle**, di mana nilai output berikutnya (Q_{next}) selalu membalik nilai output sebelumnya (Q').


   Rincian Terletak Perbedaannya

   - Respon terhadap Input 11:
     - **SR Flip-Flop**: Input $S = 1, R = 1 \rightarrow$ Kondisi Terlarang (*Invalid / Race Condition*).
     - **JK Flip-Flop:** Input $J = 1, K = 1 \rightarrow$ Kondisi *Toggle* ($Q_{next} = Q'$).
   - Struktur dan Umpan Balik (*Feedback*) Rangkaian:
     - **SR Flip-Flop:** Hanya menggunakan gerbang pengontrol di bagian depan (*gating logic*) tanpa adanya jalur umpan balik dari terminal output (Q dan Q') kembali ke gerbang input utama.
     - **JK Flip-Flop:** Memiliki jalur umpan balik internal yang menghubungkan output Q' kembali ke gerbang input terminal J, dan output Q kembali ke gerbang input terminal K. Jalur umpan balik inilah yang memungkinkan logika *toggle* bekerja secara stabil.
   - Matriks Perbandingan Operasi Output (Q_{next}):


Input (S/R atau J/K)	Output SR *Flip-Flop*	Output JK *Flip-Flop*	Keterangan Operasi
00	Q (*Hold*)	Q (*Hold*)	Mempertahankan kondisi terakhir
01	0 (Reset)	0 (Reset)	Memaksa output menjadi 0
10	1 (Set)	1 (Set)	Memaksa output menjadi 1
11	Tidak Terdefinisi / Invalid	Q' (*Toggle*)	Letak Perbedaan Utama

2. Kerjakan seluruh simulasi rangkaian berikut menggunakan aplikasi *Logisim*. Seluruh rangkaian wajib dibuat **menggunakan gerbang logika dasar**, bukan komponen *flip-flop* bawaan *Logisim*. Setiap rangkaian wajib disertai tangkapan layar *screenshot* hasil simulasi dan pencantuman nama praktikan pada bagian bawah rangkaian.


    a. Buatlah rangkaian SR *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian.



b. Buatlah rangkaian JK *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian. Pada rangkaian ini, kabel berwarna merah pada hasil simulasi diperbolehkan.



c. Buatlah rangkaian T *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian. Pada rangkaian ini, kabel berwarna merah pada hasil simulasi diperbolehkan.



d. Buatlah rangkaian D *Flip-Flop* menggunakan aplikasi *Logisim*, kemudian sertakan tangkapan layar rangkaian tersebut dengan mencantumkan nama pada bagian bawah rangkaian.

